AMoC: Adaptive Multiprocessor on Chip
Zusammenfassung der Projektergebnisse
In diesem Projekt ist ein Beitrag zum automatisierten Entwurf von Multiprozessorsystemen auf dynamisch rekonfigurierbaren Chips, insbesondere auf FPGA-basierten Architekturen geleistet worden. Ebenso ist die Einsatzmöglichkeit solcher Architekturen in leistungsstarken und zeitkritischen Anwendungen untersucht worden. Dafür wurden Modelle und Methoden untersucht und entwickelt, die die Erzeugung effizienter, anwendungsspezifischer, adaptiver und paralleler Hardwareinfrastrukturen erleichtern. In der Hardwareinfrastruktur erfolgt die Kommunikation unter den Modulen durch ein flexibles Kommunikationsnetzwerk, welches die Zustellung von Nachrichten trotz Veränderung der Modulplatzierungen auf dem Chip gewährleistet. Ebenso wurden integrierte Kommunikationsmodelle und Protokolle entwickelt, die einerseits die Effizienz der Kommunikation gewährleisten und anderseits dem Benutzer eine komfortable Schnittstelle anbieten. Auf einer in C/C++ beschriebene Anwendung wird eine semi-automatische Parallelisierung durchgeführt. Dabei wird durch Interaktion mit dem Werkzeug-Benutzer eine Menge von virtuellen Prozessoren mit darauf laufenden Codesegmenten erzeugt. Die virtuellen Prozessoren werden später auf eine physikalische Struktur bestehend aus reellen Prozessoren und dedizierten Hardwarebeschleunigern abgebildet. Die Abbildung erfolgt in zwei Schritten auf FPGAs. Zuerst erfolgt das Mapping der Hardwareinfrastruktur auf die FPGA-Ressourcen und anschließend wird die Anwendung auf die Hardwareinfrastruktur verteilt. Mit Hilfe der dynamischen und partiellen Rekonfiguration wird die Hardwareinfrastruktur adaptiv gestaltet, indem Teile die Anwendung zur Laufzeit dynamisch ausgelagert werden. Gleichzeitig wird durch Veränderung der Kommunikationswege die physikalische Topologie der parallelen Infrastruktur der virtuellen Anwendungstopologie angepasst. Die entwickelten Methoden werden durch Anwendungen in den Bereichen Matrizenzerlegung, insbesondere Singulärwertzerlegung und Video-Streaming demonstriert.
Projektbezogene Publikationen (Auswahl)
- Application of asp for automatic synthesis of flexible multiprocessor systems from parallel programs. In Proceedings of the 10th International Conference on Logic Programming and
Nonmonotonic Reasoning, LPNMR '09, Lecture Notes in Computer Science Vol. 5753. 2009, pp 598-603., Berlin, Heidelberg, Springer.
Harold Ishebabi, Philipp Mahr, Christophe Bobda, Martin Gebser, Torsten Schaub
(Siehe online unter https://dx.doi.org/10.1007/978-3-642-04238-6_64) - On-chip transactional memory system for fpgas using tcc model. In Proceedings of the 6th FPGAworld Conference, FPGAworld 2009, pp. 39-43, New York, NY, USA,
Philipp Mahr, Alexander Heine, Christophe Bobda
(Siehe online unter https://dx.doi.org/10.1145/1667520.1667525) - Heuristics for flexible cmp synthesis. IEEE Transactions on Computers, Vol. 59. 2010, Issue 8. pp. 1091-1104.
Harold Ishebabi, Christophe Bobda
(Siehe online unter https://dx.doi.org/10.1109/TC.2010.77) - Reconfigurable router for dynamic networks-on-chip. In RSP'2010:
Rapid System Prototyping, 21st IEEE International Symposium, Fairfax, Virginia, USA
P. Mahr and C. Bobda
(Siehe online unter https://dx.doi.org/10.1109/RSP.2010.5656341)
