Detailseite
Projekt Druckansicht

AMoC: Adaptive Multiprocessor on Chip

Fachliche Zuordnung Rechnerarchitektur, eingebettete und massiv parallele Systeme
Förderung Förderung von 2009 bis 2012
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 113212753
 
Erstellungsjahr 2011

Zusammenfassung der Projektergebnisse

In diesem Projekt ist ein Beitrag zum automatisierten Entwurf von Multiprozessorsystemen auf dynamisch rekonfigurierbaren Chips, insbesondere auf FPGA-basierten Architekturen geleistet worden. Ebenso ist die Einsatzmöglichkeit solcher Architekturen in leistungsstarken und zeitkritischen Anwendungen untersucht worden. Dafür wurden Modelle und Methoden untersucht und entwickelt, die die Erzeugung effizienter, anwendungsspezifischer, adaptiver und paralleler Hardwareinfrastrukturen erleichtern. In der Hardwareinfrastruktur erfolgt die Kommunikation unter den Modulen durch ein flexibles Kommunikationsnetzwerk, welches die Zustellung von Nachrichten trotz Veränderung der Modulplatzierungen auf dem Chip gewährleistet. Ebenso wurden integrierte Kommunikationsmodelle und Protokolle entwickelt, die einerseits die Effizienz der Kommunikation gewährleisten und anderseits dem Benutzer eine komfortable Schnittstelle anbieten. Auf einer in C/C++ beschriebene Anwendung wird eine semi-automatische Parallelisierung durchgeführt. Dabei wird durch Interaktion mit dem Werkzeug-Benutzer eine Menge von virtuellen Prozessoren mit darauf laufenden Codesegmenten erzeugt. Die virtuellen Prozessoren werden später auf eine physikalische Struktur bestehend aus reellen Prozessoren und dedizierten Hardwarebeschleunigern abgebildet. Die Abbildung erfolgt in zwei Schritten auf FPGAs. Zuerst erfolgt das Mapping der Hardwareinfrastruktur auf die FPGA-Ressourcen und anschließend wird die Anwendung auf die Hardwareinfrastruktur verteilt. Mit Hilfe der dynamischen und partiellen Rekonfiguration wird die Hardwareinfrastruktur adaptiv gestaltet, indem Teile die Anwendung zur Laufzeit dynamisch ausgelagert werden. Gleichzeitig wird durch Veränderung der Kommunikationswege die physikalische Topologie der parallelen Infrastruktur der virtuellen Anwendungstopologie angepasst. Die entwickelten Methoden werden durch Anwendungen in den Bereichen Matrizenzerlegung, insbesondere Singulärwertzerlegung und Video-Streaming demonstriert.

Projektbezogene Publikationen (Auswahl)

 
 

Zusatzinformationen

Textvergrößerung und Kontrastanpassung