Memristive hybride on-chip Speicher für einen RISC-V Prozessor mit niedriger Leistungsaufnahme -Design und Implementierung (HYB-RISC)

• Antragsteller: Professor Dr.-Ing. Dietmar Fey; Professor Dr.-Ing. Christian Wenger
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme ; Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung seit 2023
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 536099247

Ziel des Vorhabens ist der Nachweis, dass durch den Einsatz von memristiven ReRAM-Speichern in enger Kombination mit Flip-flops und SRAM-Speicher in sog. hybriden nicht-flüchtigen Registern und Speichern der Energieverbrauch und die Leistungsaufnahme in zukünftigen Prozessoren spürbar gesenkt werden kann. Dazu bedarf es auch einer Anpassung vorhandener Designwerkzeuge, damit komplizierte Entwürfe wie ein Prozessor memristive Speicher, eben RRAMs, für die automatische Synthese nutzen können. Dies ist bisher nicht der Fall. Der Nachweis soll anhand eines zu entwickelnden Simulationssystems erbracht werden, das anhand von Online-Learning in Neuronalen Netzen zeigt, dass durch energetisch günstigeres Lesen in RRAMs und energetisch günstigeres Schreiben in RRAMs Energie und Leistungsaufnahme spürbar gesenkt werden. Der Nachweis, dass die im Projekt vorgenommene und notwendige Erweiterung der Designprogramme richtig arbeitet soll durch Herstellung und Vermessung von synthetisierten Chips erfolgen.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 2262: Memristive Bauelemente für intelligente technische Systeme