Elektromigrationsrobuster Entwurf digitaler Schaltkreise in zukünftigen Technologien durch proaktive Migrationsvermeidung

• Antragsteller: Professor Dr.-Ing. Jens Lienig
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung seit 2023
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 525041614

Elektromigration (EM) ist ein zunehmendes Problem bei der Zuverlässigkeit von integrierten Schaltkreisen (ICs), da sie deren Lebensdauer erheblich einschränkt. Deshalb werden die IC-Layouts hinsichtlich einer maximal zulässigen Stromdichte und der damit verbundenen EM-Probleme überprüft. Dieser Schritt ist Teil der abschließenden Layoutverifikation (Sign-Off) in modernen Entwurfsabläufen. Beim Entwurf von ICs mit Strukturgrößen im Nanometerbereich ergeben sich dabei zwei große Probleme: Erstens führt die zunehmende EM-Anfälligkeit von Metallverbindungen in kleinen Technologien zu einer steigenden Anzahl von EM-gefährdeten Netzen [LT18], die in der Verifikation entdeckt werden. Die gegenwärtig angewandten Reparaturstrategien nach der Layouterstellung bedingen damit mehr und mehr durchzuführende Nacharbeiten, um ein EM-robustes Design zu erzielen. Zweitens ist die Definition globaler Stromdichtegrenzen nicht mehr ausreichend, um die komplexen EM-Fehlermechanismen von Leiterbahnen im Nanometerbereich zu erfassen [NS19]. Hier sind neuartige physikalische Modelle erforderlich, die auf einer Berechnung der hydrostatischen Stressentwicklung in der Leiterbahn beruhen. Diese stressbasierten Modelle sind in hohem Maße von der Leiterbahngeometrie abhängig, die daher bei der EM-Betrachtung unbedingt zu berücksichtigen ist. Im Rahmen dieses Projektes sollen die wachsenden Zuverlässigkeitsprobleme durch die Aufnahme EM-spezifischer Entwurfsregeln in die Layoutsynthese gelöst werden: Anstatt EM-Probleme nach der Erstellung des Layouts zu beheben, schlagen wir vor, ein EM-spezifisches "Design Rule Set" in den Verdrahtungsschritt zu integrieren, um EM-Probleme von vornherein zu vermeiden. Auf diese Weise werden EM-spezifische Anforderungen bereits in der Entwurfsphase proaktiv berücksichtigt und Reparaturen nach der Layouterstellung lassen sich weitgehend vermeiden. Diese "Design Rules" können auch für die Verifikation der EM-Robustheit angewendet werden und ermöglichen somit die EM-Verifikation eines Layouts mit den heute üblichen, standardisierten DRC-Tools. Neben einer zuverlässigeren Layoutsynthese unterstützt diese neue Methodik damit auch eine effektive und lokalisierte EM-Verifikation im Rahmen der existierenden Flows. Im Ergebnis wird eine "Add-on"-Methode zu den herkömmlichen CAD-Tools vorliegen, die (1) EM-Effekte bereits in der Entwurfsphase berücksichtigt (statt sich auf Reparaturschritte nach dem Entwurf zu verlassen) und (2) ein neuartiges stressbasiertes EM-Modell verwendet (anstelle des herkömmlichen Stromdichte-Modells). Dieser Paradigmenwechsel bei der Berücksichtigung von EM während des Entwurfs sollte es ermöglichen, (1) die heute notwendigerweise großen Sicherheitsfaktoren für den Layoutentwurf zu reduzieren und (2) die angewandten Stromdichte-Grenzwerte (die bisher globale Werte waren) auf der Grundlage der tatsächlichen lokalen Layoutkonfiguration zu maximieren.

• DFG-Verfahren: Sachbeihilfen