Mixed-Signal-Elektronik und digitale Signalverarbeitung für energieeffiziente drahtlose Kommunikation über 100Gbps

• Antragsteller: Professor Dr.-Ing. Frank Ellinger; Professor Dr.-Ing. Gerhard P. Fettweis
• Fachliche Zuordnung: Kommunikationstechnik und -netze, Hochfrequenztechnik und photonische Systeme, Signalverarbeitung und maschinelles Lernen für die Informationstechnik
• Förderung: Förderung seit 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 493570999

Um drahtlose Kommunikationssysteme im Terabit-Bereich zu ermöglichen, müssen sehr große Kanalbandbreiten von 25-50 GHz genutzt werden, die im Subterahertz-Frequenzbereich jenseits von 100 GHz verfügbar sind. Eine große Herausforderung für die drahtlose Kommunikation mit Datenraten in der Größenordnung von 100 Gbit/s ist das Empfängerdesign. Insbesondere die Analog-Digital-Wandler (ADCs) führen bei den hohen Abtastraten zu einem hohem Energieverbrauch.Eine energieeffiziente Alternative zur klassischen Multi-Bit-Quantisierung ist die Kombination aus 1-Bit-Quantisierung und Überabtastung. Mögliche Energieeinsparungen resultieren aus den reduzierten Anforderungen an die Linearität des Empfängers, dem begrenzten Bedarf an automatischer Verstärkungsregelung und der Anwendung einfacherer ADC-Architekturen. Darüber hinaus passt 1-Bit-Quantisierung mit Überabtastung perfekt zu Halbleiterprozessen im nm-Bereich, da diese einen geringeren Spannungsbereich haben, aber dafür eine hohe Zeitauflösung ermöglichen (z. B. arbeitet der GlobalFoundries Prozess 22FDX bei 0,4-0,8 V mit einer maximalen Oszillationsfrequenz fmax≈370 GHz).In Vorarbeiten haben wir bereits verschiedene Komponenten von drahtlosen Kommunikationssystemen im Terabit Bereich, die auf 1-Bit-Quantisierung basieren, untersucht. Wir haben ein angepasstes Modulationsschema, Hochfrequenz-Frontends für Trägerfrequenzen um 200 GHz, sowie Schaltungen für die überabgetastete 1-Bit-Quantisierung entwickelt. Außerdem haben wir Leistungsgrenzen der Kanalparameter-Schätzung und erste Schätzalgorithmen hergeleitet. Basierend auf diesen Ergebnissen wollen wir wichtige Designaspekte zur Realisierung von energieeffizienter Mixed-Signal Elektronik und digitaler Signalverarbeitung für Empfänger mit 1-Bit-Quantisierung untersuchen. Das Ziel ist es, die Trade-offs zwischen der Energieeffizienz der analogen Hardware und der Leistungsfähigkeit des Kommunikationssystems zu verstehen. Wir wollen verschiedene Zielfunktionen für die Kanalparameter-Schätzung untersuchen und daraus praktische Timing-Schätzer ableiten. Darüber hinaus werden wir die Auswirkungen von Abtastjitter und Verzerrungen durch das analoge Frontend auf die Leistungsfähigkeit des Kommunikationssystems untersuchen. Um eine hohe Energieeffizienz bei variierenden Ratenanforderungen zu erreichen, werden wir des Weiteren unser bestehendes 1-Bit-ADC Design um Adaptivität erweitern und eine präzise Steuerung der Abtastrate ermöglichen. Dies optimiert den Stromverbrauch und ermöglicht eine automatische Kompensation von Prozess- und Temperaturschwankungen. Außerdem werden die Schaltungen so konzipiert, dass sie sehr schnell geschaltet werden können. Dies ermöglicht eine weitere Reduzierung des Stromverbrauchs, wenn kurze Datenpakete mit hoher Rate übertragen werden müssen. Für hohe Effizienz werden die Schaltungen in einer fortschrittlichen 22 nm FD-SOI CMOS-Technologie realisiert.

• DFG-Verfahren: Sachbeihilfen
• Mitverantwortlich: Dr.-Ing. Meik Dörpinghaus