Modellierung und Charakterisierung von GaN-HEMTs unter Stressbedingungen leistungselektronischer Systeme

• Antragstellerinnen / Antragsteller: Professorin Dr.-Ing. Sibylle Dieckerhoff; Professor Dr.-Ing. Martin Pfost
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik ; Elektrische Energiesysteme, Power Management, Leistungselektronik, elektrische Maschinen und Antriebe
• Förderung: Förderung seit 2021
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 462842520

GaN-Leistungs-HEMTs finden Einsatz in immer mehr Anwendungsbereichen aufgrund ihrer hervorragenden dynamischen Eigenschaften und der damit einhergehenden Möglichkeit von geringeren Verlusten und Verwendung kleinerer passiver Komponenten. Die Anwendung von GaN-HEMTs erfordert jedoch ein gutes Verständnis der Bauelemente, insbesondere im Hinblick auf Langzeitstabilität und Überlasteigenschaften, die zu einer potentiellen Verschlechterung der Leistung führen können. Die Parameter von Transistoren verschlechtern sich mit zunehmender Lebensdauer aufgrund von kurzzeitigen Überlastbedingungen. Insbesondere treten Änderungen des Durchlasswiderstands, der Schwellspannung und des Leckstroms auf. Dies kann für die Anwendung relevant sein. So werden im Falle der Schwellspannung Instabilitäten in Abhängigkeit von den zuvor angewendeten Bedingungen beobachtet, auch wenn diese weit innerhalb des akzeptablen Betriebsbereichs liegen, was sich auf das Kurzschlussverhalten auswirken kann. Dies wirft Fragen bezüglich der Robustheit der Bauelemente, der Langzeitstabilität und des sicheren Betriebsbereichs auf, die für einen effizienten und zuverlässigen Einsatz über die gesamte Lebensdauer von z.B. Umrichtern entscheidend sind. Dies wird immer wichtiger, da GaN-HEMTs immer weiter an ihre Leistungsgrenzen gebracht werden und gleichzeitig Ausfälle vermieden werden müssen. Das Hauptziel dieses Projektes ist die Entwicklung von Methoden zur Charakterisierung der zeit- und temperaturabhängigen Transistorparameter während des Betriebs einschließlich der Schwellspannungsverschiebung, des dynamischen Durchlasswiderstands, der Sperrspannung und des Leckstroms sowie die anschließende Implementierung dieser Parameter in ein Kompakt-Modell für die Schaltungssimulation. Der Fokus liegt hierbei auf der applikationsnahen Charakterisierung. Dabei wird ein weiter Temperaturbereich, z. B. von -40°C bis 175°C, untersucht. Darüber hinaus wird die Degradation des Bauelements unter Überlastbedingungen betrachtet und die Auswirkungen der Degradation auf die langfristige Stabilität und Zuverlässigkeit, auf den sicheren Betriebsbereich und auf die zuverlässige Gateansteuerung des Transistors analysiert. Damit ergeben sich wertvolle Hinweise für das Gate-Treiber-Design, um einen stabilen und zuverlässigen Betrieb unter Berücksichtigung der Überlasterkennung und des Überlastschutzes zu erreichen. Zusätzlich wird eine elektrothermische Simulation unter Berücksichtigung der zeitabhängigen Schwellspannungsinstabilität und weiterer alterungsrelevanter Effekte zur Vorhersage des sicheren Arbeitsbereichs durchgeführt. Die Vorhersage dieses Verhaltens erfordert eine genaue Modellierung mit hoher räumlicher Auflösung des gesamten aktiven Bauteilbereichs. Daher verwenden wir einen numerischen 3D-Simulator, der speziell für diese Aufgabe entwickelt wurde.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 2312: Energieeffiziente Leistungselektronik "GaNius"