Detailseite
RNCS: Reliable Neuromorphic Computing System Design
Antragsteller
Professor Mehdi B. Tahoori, Ph.D.
Fachliche Zuordnung
Rechnerarchitektur, eingebettete und massiv parallele Systeme
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung
Förderung seit 2020
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 450025372
Deep Neural Networks (DNNs) erfreuen sich wachsender Aufmerksamkeit und Anwendung in vielen Arbeitsfeldern wie künstlicher Intelligenz und kognitiver Verarbeitung. Aufgrund der Herausforderungen, die mit der Implementierung von klassischen DNN Rechnerarchitekturen einhergehen, gibt es ein steigendes Interesse an neuromorphischen Computerplatformen und Paradigmen, welche durch das menschliche Gehirn inspiriert sind, um direkte und daher effiziente DNN Implementierungen zu schaffen.Da sich neuromorphe Hardware, welche auf modernen resistiven Speicherzellen basiert, bezüglich des Schaltungsaufbau und Funktionalität fundamental von klassischen digitalen Implementierungen unterscheidet, entstehen gänzlich neue Zuverlässigkeitsansprüche und neuartige Methoden zur Sicherstellung der Verlässlichkeit müssen angewandt werden. Neuromorphe Schaltungen besitzen eine inhärente Toleranz gegenüber erwartbaren Fehlern und Defekten, falls dies während des Lernprozesses und der Abbildung des Berechnungsmodells auf Hardware explizit berücksichtigt wird.Der Zweck dieses Antrags ist es neue Erkenntnisse zu erlangen um technologie-relevante Störungen der Funktionalität von neuromorpher Hardware besser verstehen und quantisieren zu können, damit darauf aufbauende Methoden der passiven und aktiven Redundanz während der Lern- und Inferenzphase entwickelt werden können um die Verlässlichkeit der neuromorphen Schaltung zu verbessern. Des Weiteren ist geplant die durch Alterungsprozesse und Retention beeinträchtigte Verfügbarkeit von neuronalen Netzen zu erhöhen und Reparaturzyklen auf ein akzeptables Niveau zu reduzieren unter Gewährleisung von Genauigkeitsvorraussetzungen des neuronalen Netzes. Zusätzlich wird das System in dem Sinne entworfen und trainiert um die durch Laufzeitfehlern induzierte Degradierung der Inferenzgenauigkeit zu minimieren.
DFG-Verfahren
Sachbeihilfen