Effiziente Leitungsverstärker für aggressives Duty-Cycling

• Antragsteller: Professor Dr.-Ing. Frank Ellinger
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung seit 2020
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 448290433

Für die Millimeterwellenkommunikation muss der Energieverbrauch reduziert werden. Spitzendatenraten werden nur für kurze Zeit benötigt. KI-inspirierte adaptive Duty-Cycling-Verfahren, die sehr kurze Datenpakete bis in den Sub-μs-Bereich liefern, sind sehr attraktiv, um Energie zu sparen. Die Ruhezeiten können > 10 000-mal länger als die Dauer für den aktiven Betrieb sein. Diese Aktivzeiten können in einem ähnlichen Bereich, oder sogar kürzer, als die Zeiten für die DC-Betriebspunktumschaltung (OPS) sein. Deshalb wird der Energieverbrauch nicht nur durch den Aktivbetrieb, sondern auch durch Leckströme im Schlafmodus und die OPS, bestimmt. Ein Großteil der Transceiverenergie wird durch Leistungsverstärker (PAs) verbraucht. Es wurde eine große Anzahl von Arbeiten veröffentlicht, welche sich mit dem aktiven Betrieb beschäftigt. Viel weniger Aufmerksamkeit wurde bisher der Minimierung des PA-Energieverbrauchs während der Schlaf- und der OPS-Zustände gewidmet.Um den Weg für eine neue Klasse ultra-effizienter Duty-Cycling-Systeme zu ebnen, untersucht EPAAD Ansätze zur Energieminimierung der OPS- und Schlafzustände. Durch die Option ultrakurze Datenbursts bei minimalem DC-Overhead zu verstärken, kann Energie eingespart werden. Klasse-E PAs werden eingesetzt, um auch die Energie für den aktiven Betrieb so gering wie möglich zu halten.Die OPS-Zeiten werden hauptsächlich durch die Zeitkonstanten infolge von Speisungsinduktivität, Kontrollknoten, PA-Kern, LC-Impedanzanpassung, HF-Erdungs-Kurzschluss- und AC-Kopplungs-Kondensatoren bedingt. Um die Speisungsinduktivität und die damit verbundene Zeitkonstante zu reduzieren, wählen wir eine inverse Klasse-E-Architektur. Eine kaskodenartige Transistorstapelung vermeidet den Miller-Effekt und reduziert demzufolge die RC-Konstante des PA-Kerns. Differentielle Topologien minimieren die Größe und somit die RC-Konstanten der HF-Kurzschlusskondensatoren.Um die Leckströme im Schlafmodus zu verkleinern, muss die Gate-Spannung der Source-Stufe ausgeschaltet werden, was jedoch zu längeren OPS-Einschaltzeiten führt. Das Schalten mittels der oberen Gates ermöglicht niedrigere OPS-Zeiten, solange die Gatespannung des unteren Gatters an bleibt. Zur Reduktion sowohl der OPS- als auch der Schlafleckströme, untersuchen wir deshalb neuartige Steuerschemata mittels sequentiellem Schalten gestapelter Transistorgates. Um die Ansätze zu verifizieren, wird ein 28-GHz-PA in 22-nm-FDSOI-CMOS entwickelt. Globalfoundries stellt uns hierfür neuartige Hochvolttransistoren (Ziel: 4.2 V BVDSS bei 250 GHz fmax) zur Verfügung. OPS-Zeiten < 10 ns, Schlafleckströme < 500 nA, eine HF-Ausgangsleistung > 24 dBm und 40 % PAE sollen für den PA erreicht werden. Diese Arbeiten werden von der Gruppe von Prof. Ellinger durchgeführt.Aufbauend auf diesen Ergebnissen wird Prof. Méndez simulationsbasierte Untersuchungen von Transceivern durchführen.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: Kolumbien
• Kooperationspartner: Professor Diego Méndez Chaves, Ph.D.