Detailseite
Projekt
SecuReFET II: Sichere Schaltungen durch inhärent rekonfigurierbare Feldeffekttransistoren II
Antragsteller
Professor Dr. Akash Kumar; Professor Dr.-Ing. Thomas Mikolajick
Fachliche Zuordnung
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung
Förderung seit 2020
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 439891087
Hardwareschutzschaltungen auf Basis von CMOS Technologie sind zwar möglich, haben sich aber als kostenineffizient in Bezug auf die höhere Chipfläche, sowie eine hohe Leistungsaufnahme gezeigt. Eine nanotechnologische Lösung zum Schutz gegen Hardware-Attacken stellen Rekonfigurierbare Feldeffekttransistoren (RFET) dar. Diese Transistoren mit einstellbarer p- oder n-Leitfähigkeit bieten dank ihrer inhärent polymorphen Funktionalität eine reversible Programmierbarkeit der digitalen Schaltungsfunktionen ohne das Layout oder die physikalische Struktur ändern zu müssen. Anders als in der Standard-CMOS-Elektronik bleibt die eigentliche Schaltung oder Funktion dabei verborgen, da diese weder durch physikalisches Reverse-Engineering noch durch Seitenkanäle ausgelesen werden können. In SecuReFET-I wurde die Nutzung der Laufzeit-Rekonfigurierbarkeit dieser nano-elektronischen Bauelemente für polymorphe logische Gatter zur Schaltungsverschleierung im Labor demonstriert kann. Das Potential von RFETs in Bezug auf die Seitenkanalresistenz und die Bereitstellung gezielter Sicherheitsfunktionen sowie mögliche neue Sicherheitsschwachstellen von RFETs wurden untersucht. Eine RFET-kompatible automatisierte Design-Synthese-Umgebung (EDA) für den logischen und physikalischen Entwurf wurde entwickelt. Phase II des Projekts zielt darauf ab, all diese Themen zu vertiefen. Zum einem sollen Labordemonstratoren mit mehreren Logikgattern, die durch eine zusätzliche Metallebene verbunden sind, gebaut und elektrisch charakterisiert werden. Zum soll den RFETs eine ferroelektrische Schicht hinzugefügt werden, um eine nichtflüchtige Speicherung des Schlüssels direkt im Bauelement zu ermöglichen. Dadurch wird ein möglicher Angriff auf die Schnittstelle zwischen Speicher und Logik verhindert. Vorzugsweise kann die Funktion des Transistors direkt nach der Auftragsfertigung programmiert werden und ist später nichtmehr von außen zugänglich, was eine der Kernfragen der Hardwaresicherheit lösen könnte, indem die Schnittstelle zwischen Speicher und Verriegelungsschaltung unangreifbar gemacht wird. Darüber hinaus werden die einzigartigen Merkmale von RFETs mit Hinblick auf Seitenkanalangriffe näher untersucht, welche neue Möglichkeiten bieten, einen wirksameren Schutz vor verschiedenen Angriffsszenarios bei geringerem Flächen- und Energieaufwand zu bieten. Im Gegensatz zu bestehenden Gegenmaßnahmen, die sich hauptsächlich auf den Schutz von Daten konzentrieren, können RFET-basierte polymorphe Zellen auch die Möglichkeit bieten, geistiges Eigentum (IP) vor Seitenkanalangriffen zu schützen. Daher wird untersucht, wie die RFET-Merkmale (sowohl in flüchtigen als auch in nicht-flüchtigen Versionen) genutzt werden können um IP oder Daten gegen Auslesen der Signallaufzeit oder Leistung zu schützen. Schließlich werden die entwickelten Sicherheitslösungen mit ferroelektrischen Speicher und erhöhter Seitenkanalwiderstandsfähigkeit in den in SecuReFET-I entwickelten EDA-Synthesefluss integriert.
DFG-Verfahren
Schwerpunktprogramme
Mitverantwortlich
Dr.-Ing. Jens Trommer
