Sicherstellen der Robustheit in stromsparenden asynchronen Schaltungen - ENROL

• Antragsteller: Professor Dr.-Ing. Milos Krstic
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2018 bis 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 389059471

Derzeit werden alle internen Abläufe in so gut wie alle komplexeren digitalen Schaltungen wie z.B. Mikroprozessoren von einem fixen Takt gesteuert, d.h. diese Schaltungen arbeiten synchron. Eine alternative Entwurfsmethodik, das asynchrone Design, bietet, bei entsprechender Optimierung, das Potenzial, die gleiche Funktionalität energieeffizienter, performanter und robuster zu realisieren. Das Projekt ENROL befasst sich genau mit letzterem Aspekt, nämlich der Frage, wie weit asynchrone Designs tatsächlich robuster, im Sinne von toleranter gegenüber einwirkenden Störungen oder sub-optimalen Betriebsbedingungen, sind als synchrone. Zu diesem Zweck wird zunächst für die relevanten existierenden asynchronen Entwurfsmethoden eine formale Modellierung des korrekten Verhaltens der entsprechenden Schaltungen angestrebt. Davon ausgehend sollen weitestgehend vollständig alle möglichen Fehlereffekte erfasst, klassifiziert und mit einer zugehörigen Wahrscheinlichkeit versehen werden. Für jene Fehler, die von der Schaltung letztlich toleriert werden, wird analysiert, auf welchen Mechanismen diese Toleranz beruht. Diese Ergebnisse werden mit jenen für synchrone Schaltungen verglichen, wobei die Hypothese nachgewiesen werden soll, dass asynchrone Schaltungen robuster sind als synchrone; der Unterschied soll auf Basis entsprechender Metriken auch quantifiziert werden. Hierbei werden die theoretischen Überlegungen flankiert von umfangreichen Simulationen und experimentellen Messungen an Prototypen, deren Entwurf ebenfalls Teil des Projektes ist.Auf Basis eines Verständnisses für Wirkmechanismen von Fehlern bzw. für inhärente Fehlertoleranz können dann gezielt Modifikationen bzw. Erweiterungen der asynchronen Schaltungen und Konzepte entwickelt werden, die eine Erhöhung der Robustheit bewirken. Die dafür angedachten Konzepte reichen von technologischen Maßnahmen beim Fertigungsprozess (Geometrie und Anordnung der Transistoren) über Änderungen in der Schaltung bis hin zu Codierung. Während es in der Literatur bisher immer wieder Ansätze für fehlertolerantes asynchrones Design gab, bildet die geplante systematische Vorgangsweise von der Modellierung bis hin zum Experiment, mit einer umfassenden Abdeckung aller relevanten asynchronen Entwurfsmethoden und einem unmittelbaren Vergleich aller Alternativen eine klare Erweiterung des Standes der Technik.Mit den Ergebnissen von ENROL wäre es möglich, die inhärente Stärke des asynchronen Designs bezüglich Robustheit nachzuweisen und noch besser zur Wirkung zu bringen. Dies könnte asynchrone Schaltungen für kritische Applikationen attraktiver zu machen, wo man deren weitere Vorteile wie Energieeffizienz und Performanz ebenfalls zu schätzen wüsste. Langfristig liefert ENROL damit einen Beitrag für den Aufbau von energieeffizienten, schnellen Computern, die dennoch unter Einwirkung von Störungen oder sub-optimalen Betriebsbedingungen zuverlässig arbeiten.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: Österreich
• Partnerorganisation: Fonds zur Förderung der wissenschaftlichen Forschung (FWF)
• Mitverantwortlich: Professor Dr. Andreas Steininger