MRAM Based Design, Test and Reliability for ultra Low Power SoC

• Antragsteller: Professor Mehdi B. Tahoori, Ph.D.
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme ; Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2015 bis 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 284013114

Die Leistungsaufnahme und der Energiebedarf von Mikroelektronik-Bauteile werden in naher Zukunft eine große Herausforderung an die Halbleiter-Branche darstellen, da zum Beispiel der Leistungszuwachs zukünftiger Mikroprozessoren schon bald durch die statische und dynamische Verlustleistung limitiert werden wird. Ein vielversprechender Ansatz um diesen Trend zu stoppen ist die Verwendung von nichtflüchtigen Speichern in Prozessorcaches. Dadurch sinkt die statische Verlustleistung massiv und gleichzeitig wird der Weg hinzu einer normally-off/instant-on Verarbeitungsweise geebnet. Der Einsatz von Spin-basierten, nichtflüchtigen Speichermedien, aka Magnetic Random Access Memory (MRAM), in der Speicherhierarchie und Logikelementen (Memory-in-Logic) ist dabei ein wichtiger Ansatz für low-power System.Das Ziel dieses Forschungsprojektes ist es hybride CMOS/magnetische Bauteile für normally-off Architekturen zu entwickeln und zu untersuchen, in denen MRAM in diversen Ebenden der Speicherhierarchie parallel zu CMOS eingesetzt wird (Memory-in-Logic, Register, Caches, Hauptspeicher), um einen möglichst niedrigen Energiebedarf bei gleichzeitig hoher Performance und niedrigen Kosten zu erreichen. Dazu wollen wir das Potential dieser neuen Technolgie hinsichtlich des Designs von Speicherzellen, Speicherarrays, der Speicherhierarchie und der Architektur aufzeigen. Darüberhinaus wollen wir ebenfalls untersuchen wie Fehler in diesen neuen Strukturen modelliert werden können bzw. wie das Design für erfolgreiche Testverfahren, hohe Zuverlässigkeit und Robustheit optimiert werden kann. Zu diesem Zweck werden wir auch Werkzeuge zur Modellierung, zum Design und für Simulationen auf Schaltkreis- bis hinauf zur Systemebene entwickeln, die für das Design und die Evaluierung der hybriden CMOS/magnetischen Bauteilen und Architekturen verwerdet werden.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: Frankreich
• Partnerorganisation: Agence Nationale de la Recherche / The French National Research Agency
• Kooperationspartner: Professor Dr.-Ing. Pascal Benoit; Giorgio di Natale, Ph.D.; Gregory di Pendina; Dr. Guillaume Prenat; Professor Dr.-Ing. Lionel Torres