Ladungskompensation in 4H-Siliciumkarbid - Simulation, Modellbildung und experimentelle Verifizierung
Zusammenfassung der Projektergebnisse
Die Untersuchung von Ladungskompensationsstrukturen vertikaler und lateraler Art in Form von Super-Junction- und RESURF-Strukturen auf Basis des Halbleitertyps 4H-Siliciumkarbid war Ziel dieses Projekts. Die Entwicklung, Herstellung und Untersuchung lateraler RESURF-LDMOS-Transistoren für die Anwendung als Schalter in integrierten Schaltkreisen stellen dabei einen zentralen Bestandteil dar. Die RESURF-LDMOS-Transistoren sind aufgrund einer implantierten Stickstoffschicht als Kompensationsschicht zur p-Typ Epitaxieschicht hochsperrend. Die Ladungskompensation konnte für diese Bauelemente umgesetzt werden und es ergibt sich je nach Design exemplarisch eine maximale Sperrspannung von ca. 980 V und ein minimaler Durchlasswiderstand von 54mΩcm2. Der Vergleich der gemessenen Daten verschiedener Modelle hinsichtlich der Dimensionierung und Dotierstoffkonzentrationen mit TCAD-Simulationen ermöglichte das Aufstellen von Design-Regeln für den LDMOS-Transistor mit RESURF-Gebiet. Durch Simulationen konnte weiterhin gezeigt werden, dass eine Optimierung der Kompensationsschicht möglich ist, die zu hohen Figureof-Merit (FOM)-Werten (UDB2/RON) im Bereich von 40 – 50 MW/cm2 führt. Betrachtet man die der vergleichsweise einfache Ausgestaltung dieser RESURF-Struktur handelt es sich hierbei um überdurchschnittlich hohe Werte im Vergleich zur Literatur. Für die Erlangung höherer FOM-Werte des RESURF-LDMOS-Transistors wäre eine zusätzliche Kompensationsschicht möglich (Double-Acting RESURF). Für eine mögliche Weiterentwicklung des RESURF-LDMOS-Transistors und zwecks der Untersuchung von vertikalen Kompensationsstrukturen wurden Teststrukturen in Form von RE- SURF-Dioden untersucht. Die Kompensationsschicht wurde durch eine Aluminium-dotierte Schicht innerhalb einer n-Typ Epitaxieschicht gebildet und wurde mittels „Einzelschuss“-Hochenergie-Ionenimplantation mit Energiefilter-Technologie realisiert. Für die verwendete Hochenergie-Ionenimplantation war eine Oxidmaskierung einiger Mikrometer notwendig, die im Rahmen des Projektes entwickelt wurde. Die Oxidmaskierung einer Dicke von ca. 4 µm kann Ionen einer Implantationsenergie von bis zu 4,5 MeV blockieren. Die Eindringtiefe der Ionen innerhalb der nicht maskierten Bereich beträgt ca. 2 µm. Es resultierten Dioden mit Sperrspannungen bis ca. 700 V. Weiterhin stellte sich im Rahmen des Projektes heraus, dass in Aluminium-implantierten Schichten eine im Verhältnis zur Implantationskonzentration hohe Defekt-basierte Ladungskompensation herrscht. Dieser Effekt stellt nicht nur für die im Rahmen dieses Projektes realisierten RESURF-Dioden die zentrale Herausforderung dar, sondern beispielsweise auch für eine p-Wannen-Region eines MOSFETs oder Randabschlussgebiete vertikaler Bauelemente. Um die Auswirkungen einer Defekt-basierten Kompensation zu analysieren wurden Hall-Effekt- und DLTS-Messungen durchgeführt. Es stellte sich heraus, dass sich die Entwicklung neuer physikalischer Modelle als Anpassungsfunktion an die mittels Hall-Effekt gemessene freie Ladungsträgerdichte für eine genaue Anpassung als notwendig erwies. Das entwickelte Modell ermöglichte eine hohe Anpassungsgenauigkeit von R2 = 0,99. Das über den Stand-der-Technik hinausgehende Modell ergab, dass Defekte nahe der Leitungsbandkante die Löcherdichte um bis zu 30 % reduzieren und in Kombination mit donator-artigen Defekten nahe der Valenzbandkante (EV + 300 meV) bis zu 90 % Kompensation verursachen. Die möglichen Defekt-Typen, die eine derart hohe Ladungskompensation verursachen könnten, würden mittels Transienten-Spektroskopie (DLTS) untersucht. Die detektierten Defekte mit zur Aluminium-Konzentration verhältnismäßig hoher Konzentration sind vergleichbar mit den Literaturwerten der Defekte EH2, IN3, IN4, IN8 sowie der ON-Defekte. Die auf Fachkonferenzen vorgestellten Ergebnisse trafen stets auf großes Interesse des Publikums. Die zeigt sich auch durch die Erlangung der Preise ‚Best Student Presentation‘ der Konferenz IIT 2018 in Würzburg sowie ‚Best Poster Presentation‘ der Konferenz ESCSRM 2018 in Birmimgham. Insgesamt erfolgten im Rahmen des Projektes fünf Konferenzbeiträge auf internationalen Fachkonferenzen.
Projektbezogene Publikationen (Auswahl)
-
Design of a 4H-SiC RESURF n-LDMOS Transistor for High Voltage Integrated Circuits, Silicon Carbide and Related Materials 2017, Materials Science Forum, 963, 2019, S. 629-632
J. Weisse, H. Mitlehner, L. Frey und T. Erlbacher
-
Analysis of Compensation Effects in Aluminum-Implanted 4H-SiC Devices, Silicon Carbide and Related Materials 2017, Materials Science Forum, 924, 2018, S. 184-187
J. Weisse, M. Hauck, T. Sledziewski, M. Tschiesche, M. Krieger, A. Bauer, H. Mitlehner, L. Frey und T. Erlbacher
-
Impact of Al-Ion Implantation on the Formation of Deep Defects in n-Type 4H-SiC, 22nd International Conference on Ion Implantation Technology (IIT), Würzburg, Germany, 2018
J. Weiße, C. Csato, M. Hauck, J. Erlekampf, S. Akhmadaliev, M. Rommel, H. Mitlehner, M. Rüb, M. Krieger, A. Bauer, V. Häublein, T. Erlbacher und L.Frey
-
Aluminum acceptor activation and charge compensation in implanted p-type 4H-SiC, AIP Advances, 9, 5, 2019, S. 055308
J. Weiße, M. Hauck, M. Krieger, A. J. Bauer und T. Erlbacher
-
Deeper insight into lifetime-engineering in 4H-SiC by ion implantation, Journal of Applied Physics, 126, 4, 2019, S. 045701
J. Erlekampf, B. Kallinger, J. Weiße, M. Rommel, P. Berwian, J. Friedrich und T. Erlbacher
-
Determination of Compensation Ratios of Al-Implanted 4H-SiC by TCAD Modelling of TLM Measurements, Silicon Carbide and Related Materials 2018, Materials Science Forum, 963, S. 445-448, 2019
M. Kocher, B.T. Yao, J. Weisse, M. Rommel, Z. W. Xu, T. Erlbacher und A. Bauer
-
Influence of Aluminum Compensation Effects in 4H-SiC on the Performance of VDMOS Transistors, Silicon Carbide and Related Materials 2019, Materials Science Forum, 1004, 2019, S. 843-849
H. Schlichting, M. Kocher, J. Weiße, T. Erlbacher und A. J. Bauer:
-
On the Origin of Charge Compensation in Aluminum-Implanted n-Type 4H-SiC by Analysis of Hall Effect Measurements, Silicon Carbide and Related Materials 2018, Materials Science Forum, 963, 2019, S. 433-436
J. Weisse, M. Hauck, T. Sledziewski, M. Krieger, A. Bauer, H. Mitlehner, L. Frey und T. Erlbacher
-
RESURF n-LDMOS transistor for advanced integrated circuits in 4H-SiC, IEEE Transactions on Electron Devices, 67, 8, 2019, S. 3278-3284
J. Weiße, C. Matthus, H. Mitlehner und T.Erlbacher