Ursachenbasierte Kompensation von Speichereffekten in Hochfrequenz-Leistungsverstärkern
Zusammenfassung der Projektergebnisse
Bereits Ende der 90er Jahre wurden Memory-Effekte in Hochfrequenz-Leistungsverstärken (PAs) untersucht und ihr erheblicher Einfluss auf Vorverzerrungsysteme herausgestellt. Um jedoch auch niederfrequente Memory-Effekte in den Memory-Polynomen abzubilden, muss sich mit steigender Signalbandbreite (für LTE & 5G) nicht nur die Abtastrate, sondern auch die Speichertiefe des DPD-Systems erhöhen. Dementsprechend ist aufgrund der geforderten LTE Signalbandbreite eine speicherbehaftete DPD sehr komplex, kosten- und rechenintensiv und somit negativ für die Energieeffizienz des Systems. Ziel des Antrages war somit die Modellierung und Reduzierung der DPD-Komplexität bereits während des PA Designs, um einerseits die Energieeffizienz zu steigern und gleichzeitig Herstellungskosten zu senken. Dazu haben wir einerseits ein Modellierungs-Framework vorgeschlagen, bei dem die Industriestandard-BSIM4-MOSFET-Modelle um die Fähigkeit erweitert wurden, gekoppelte elektrothermische Simulationen durchzuführen. Eine automatisierte Simulationsumgebung extrahiert thermische Informationen aus Modelldaten, wie sie von dem Halbleiterhersteller (Semiconductor Foundary) bereitgestellt werden. Das Standard-BSIM4-Modell wurde um ein Verilog-A-basiertes Wrapper-Modul erweitert, das thermische Knoten hinzufügt, die an ein thermisch äquivalentes RC-Netzwerk angeschlossen werden können. Das vorgeschlagene Framework ermöglicht einen vollautomatischen Extraktionsprozess basierend auf der Netzliste des Top-Level PA Designs und der Modellbibliothek. Ein numerisches Analysewerkzeug wurde entwickelt, um den Extraktionsfluss zu steuern und alle erforderlichen Parameter zu erhalten. Das Framework wurde zur Modellierung von Selbsterwärmungseffekten an verschiedenen vollständig integrierten Class A / AB-Leistungsverstärker (PA) eingesetzt. Die PAs hatten Ausgangsleistung bis 30 dBm, was zu einem durchschnittlichen Temperaturanstieg von etwa 40 °C gegenüber der Umgebungstemperatur führt. Basierend auf dem oben dargestellten effektiven Ursachenanalyseverfahren von Speichereffekten in Leistungsverstärkern wurden Kompensationstechniken auf Schaltungsentwurfsebene evaluiert. Trotz konventioneller Memory-Effekt-Ansätze verwendet das diskutierte Verfahren einen Zwei-Ton-Scan über einen weiten Betriebs- und Modulationsbereich. Dies ermöglicht eine gründliche Untersuchung physikalischer Ursachen und hilft bei der Implementierung von Kompensationstechniken in der Entwurfsphase. Diese Schaltungsuntersuchung wurde zum einen mit einem automatisierten SystemC-Modell optimiert, das mit realen Geräte- und Messwerten parametriert ist. Daher wird die Rechenzeit weitgehend reduziert, was die Entwurfszyklen verkürzt. Andererseits wurde die Implementierung der abgeleiteten Schaltungskompensationsmittel die Komplexität der digitalen Vorverzerrung aufgrund einer durch den Memory-Effekt induzierten AM / AM- und AM / PM-Hysterese reduzieren. Der Ansatz wurde an einem implementierten 65-nm CMOS Leistungsverstärker mit einem OIP1 von 27 dBm und einer PAE von über 30% mit WCDMA- und LTE-Signalen demonstriert. Durch den optimierten Designentwurf konnte das PA Mismatch um ca. 10% reduziert werden.
Projektbezogene Publikationen (Auswahl)
- Advanced design and characterization methodologies for memory-aware CMOS power-amplifier implementation" Journal Adv. Radio Sci., 15, 49–54, 2017
M. Schleyer, D. Maurath, H. Klar, and F. Gerfers
(Siehe online unter https://doi.org/10.5194/ars-15-49-2017) - An enhanced BSIM modeling framework for selfheating aware circuit design, Journal Adv. Radio Sci., 12, 95–101, 2014
M. Schleyer, S. Leuschner, P. Baumgartner, J.-E. Mueller, and H. Klar
(Siehe online unter https://dx.doi.org/10.5194/ars-12-95-2014) - Root Cause Based Compensation of Memory Effects in CMOS Power Amplifiers, Intel PhD Conf., 2014
M. Schleyer , S. Leuschner , P. Baumgartner, J.-E. Mueller, and H. Klar
