Entwicklung effizienter und flexibler VLSI-Architekturen für die Kanaldecodierung in drahtlosen Multi-Gigabit-Kommunikationssystemen auf Basis von LDPC-Codes.

• Antragsteller: Professor Dr.-Ing. Norbert Wehn
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2010 bis 2015
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 165547038

Die drahtlose Kommunikation hat unsere Informationsgesellschaft in der letzten Dekade fundamental verändert und wird sie auch im nächsten Jahrzehnt weiter prägen. Kanalcodierungsverfahren spielen in drahtlosen Kommunikationssystemen eine zentrale Rolle um deren Bandbreiteneffizienz zu erhöhen. Auf diesem Gebiet ist mit der Einführung von Turbo- und LDPC-Codes in den 90er Jahren ein Durchbruch erzielt worden. Allerdings erfordert die Decodierung dieser Codes komplexe iterative Algorithmen, die eine hohe Implementierungskomplexität aufweisen. Wissenschaftliches Ziel dieses Antrages ist deshalb die Erforschung effizienter Kanalcodes, entsprechender Decodieralgorithmen und Architekturen auf der Basis von LDPC-Codes mit folgenden Eigenschaften: die Codes und entsprechenden Decodieralgorithmen sollen eine hohe nachrichtentechnische Performanz besitzen, aber gleichzeitig eine geringe Implementierungskomplexität der Decoderarchitekturen ermöglichen. Die resultierenden Durchsatzraten für State-of-the-Art CMOS Technologien sollen im Multi- Gigabit Bereich liegen. Die Decoderarchitekturen sollen eine hohe Energieeffizienz aufweisen, für verschiedene Dienste skalierbar und adaptierbar sein und weiterhin Robustheitsaspekte in zukünftigen VLSI Technologien berücksichtigen.

• DFG-Verfahren: Sachbeihilfen