Electrical and Optoelectronic Graphene Devices

• Antragsteller: Professor Dr. Udo Schwalke
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik ; Experimentelle Physik der kondensierten Materie
• Förderung: Förderung von 2010 bis 2013
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 162837641

• Erstellungsjahr: 2013

Zusammenfassung der Projektergebnisse

Erstmals konnte unter gemeinsamer Anwendung von elektrischen und analytischen Charakterisierungsverfahren zweifelsfrei an elektronischen Bauelementen gezeigt werden, dass das direkte Wachstum von Graphen-Monolagen mittels katalytisch chemischer Gasphasen-Abscheidung (CCVD) auf oxidierten Wafern in einer Silizium-kompatiblen Prozessumgebung möglich ist. Die entwickelte Methode, die das direkte Wachstum von Graphen auf isolierenden Wafer-Oberflächen ohne nachfolgenden Graphen-Transfer ermöglicht, ist der Schlüssel für eine erfolgreiche, Silizium-kompatible Integration Graphen-basierter Bauelemente und Schaltungen. Die in dieser Arbeit entwickelten Graphen-Transistoren sind aus fertigungstechnologischer Sicht einfach herzustellen. Somit besteht die Möglichkeit, Silizium- und Graphen-Bauelemente in einem hybriden Herstellungsprozess zu realisieren. Weiterhin konnte durch Verwendung von zweilagigem Graphen das Verhältnis zwischen dem maximalen Strom im angeschaltetem Zustand (ION) und dem minimalen Stromfluss im ausgeschalteten Zustand (IOFF) der Graphen-Feldeffekt-Transistoren (GFETs) von < 20 auf mehrere 107 erhöht werden, so dass die Verwendung von GFETs in der digitalen Nanoelektronik möglich wird. Im internationalen Vergleich ist das ION/IOFF Verhältnis von 8 x 107 der bis dato höchste experimentell in Graphen-Feldeffekt-Transistoren erreichte Wert. Zur Erklärung dieses Verhaltens wurde unter Annahme einer Bandlücke in zwei-lagigem, asymmetrischen Graphen und Berücksichtigung der Source/Drain-seitigen Modulation der Schottky-Barrieren, ein qualitatives Modell entwickelt. Weiterhin sind aufgrund des beobachteten, stabilen und reproduzierbaren Hysterese-Effekts, GFETs auch als Speicherbauelemente einetzbar, wie dies kurz vor Abschluss des ELOGRAPH-Projektes demonstriert werden konnte. Die Brauchbarkeit des entwickelten Prozesses für eine Massenfertigung wurde auf Basis von mehreren tausend hergestellten GFETs demonstriert. Insgesamt sind 92,8% der Bauelemente funktionsfähig. Bereits in diesem frühen Stadium der Prozessentwicklung wurde eine Ausbeute voll funktionsfähiger Speicher-GFETs mit hohem On/Off- Stromverhältnis (> 105) von 28 % erreicht. Erstmals ist es möglich, die elektrischen Bauelementeigenschaften der CCVD GFETs, durch statistisch abgesicherte Daten auf eine belastbare Grundlage zu stellen. Damit steht eine solide Basistechnologie für weitere Forschungsvorhaben in der Graphen-Nanoelektronik zur Verfügung. Allgemeinverständliche Berichte wurden in der lokalen Presse (z.B. Offenbach-Post, Dieburger Anzeiger) einem breiteren Publikum mitgeteilt.

Projektbezogene Publikationen (Auswahl)

• Hysteresis of In-Situ CCVD Grown Graphene Transistors. ECS Electrochemical and Solid State Letters, Volume 15, Number 4 (2012) K31-K34
  P. J. Wessely, F. Wessely, E. Birinci, B. Riedinger, U. Schwalke
  
• Silicon-CMOS Compatible In-Situ CCVD Grown Graphene Transistors with Ultra-High On/Off-Current Ratio. Physica E 44 (2012) 1132-1135
  P. J. Wessely, F. Wessely, E. Birinci, B. Riedinger, U. Schwalke
  
• Transfer-free fabrication of graphene transistors. J. Vac. Sci. Technol. B 30(3) (2012) D114
  P. J. Wessely, F. Wessely, E. Birinci, B. Riedinger, U. Schwalke
  
• In-Situ CCVD Grown Bilayer Graphene Transistors for Applications in Nanoelectronics. Applied Surface Science, (2013)
  P.J. Wessely, U. Schwalke
  
• In-Situ CCVD Grown Graphene Transistors with Ultra-High On/Off-Current Ratio in Silicon CMOS Compatible Processing. Advances in Science and Technology, Vol. 77 (2013) pp 258-265
  P. J. Wessely, F. Wessely, E. Birinci, B. Riedinger, U. Schwalke
  
• Transfer-free Grown Bilayer Graphene Transistors for Digital Applications. Solid-State Electronics, 81 (2013) 86–90
  P. J. Wessely, F. Wessely, E. Birinci, B. Riedinger, U. Schwalke