Detailseite
Untersuchung und Bewertung von regelungstechnischen Prinzipien zur Verbesserung des Echtzeitverhaltens moderner Mikroprozessoren
Antragsteller
Professor Dr. Uwe Brinkschulte
Fachliche Zuordnung
Rechnerarchitektur, eingebettete und massiv parallele Systeme
Förderung
Förderung von 2009 bis 2014
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 103897449
In heutigen Rechnersystemen werden in der Regel hochperformante Mikroprozessoren eingesetzt, die sich fortgeschrittener Technologien zur Durchsatzsteigerung bedienen. Dazu gehören unter anderem mehrfädige Befehlsausführung (Multithreading), eine dynamische Sprungvorhersage und Caches (z.B. Trace Caches). Solche Prozessoren sind dadurch für Echtzeitanwendungen nur schlecht geeignet, da es sehr schwierig ist, Ausführungszeiten im Voraus hinreichend genau zu bestimmen (Worst-Case- Execution-Time).Die Grundidee des hier vorgeschlagenen Projekts besteht daher darin, einen Regler in Hardware innerhalb eines simultan mehrfädigen Prozessors zu implementieren, welcher den zeitlichen Durchsatz von Befehlen regelt. In einer geschlossenen Regelschleife werden der aktuelle Durchsatz (Ist-Wert) gemessen, mit dem angestrebten Durchsatz (Soll-Wert) verglichen und abhängig von diesem Vergleich Prozessorparameter modifiziert, um den gewünschten Durchsatz zu erreichen. Dadurch soll es ermöglicht werden, die oben genannten Technologien zur Durchsatzsteigerung für echtzeitfähige Prozessoren nutzbar zu machen. Im REMIS-Projekt soll ein solcher Regler auf der Basis eines simultan mehrfädigen Prozessors entwickelt werden. Neben dem primären Regelziel Echtzeit sollen zusätzlich sekundäre Regelziele wie Energieverbrauch und Prozessortemperatur betrachtet werden.Durch das REMIS-Projekt sollen auch die Grundlagen für eine mathematische Regelungstheorie zur Beschreibung und Modellierung des Einsatzes eines Reglers in einem Mikroprozessor gelegt werden. Nur so ist es möglich, mathematisch fundierte Aussagen über Stabilität und langfristiges Zeitverhalten des geregelten Prozessors zu erhalten und somit Garantien, Grenzen und Toleranzbereiche des Zeitverhaltens zu ermitteln. Weiterhin sollen Methoden zur Berechnung optimaler Reglerparameter erarbeitet werden. Mögliche Vorgehensweisen hierzu werden im Antrag an einem Beispiel (Fehlspekulationen durch dynamische Sprungvorhersage) erläutert.Die Eignung des Prozessors mit implementiertem Regler und der zugehörigen Theorie sowie Kosten und Nutzen der Regelung sollen anhand von Benchmarks und eines fahrerlosen Transportsystems evaluiert werden.
DFG-Verfahren
Sachbeihilfen