Entwicklung von hierarchisch orientierten Methoden und Werkzeugen für den Test und Selbsttest hochintegrierter Systeme (SoCs)

• Antragsteller: Professor Dr.-Ing. Heinrich Theodor Vierhaus
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2004 bis 2008
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5432654

Mit der Integration von mehr als 100 Mio. Transistoren auf einem Chip ist es seit einigen Jahren möglich, komplexe Systeme mit mehreren Prozessoren und unterschiedlichen Bus-Systemen auf einem Chip in Form eines "Multi-Processor System on a Chip" (MP-SoC) zu integrieren. Multi-Prozessor-Systeme dieser Art mit 2 bis 3 CPUs unterschiedlicher Architektur sind derzeit in der mobilen Kommunikation sogar "state-of-the-art". Die Verifikation und erst recht der Test solcher Systeme bieten eine Reihe ungelöster Probleme, welche den Einsatz von MP-S0Cs in sicherheitskritischen Anwendungen derzeit noch zu einem Abenteuer werden lassen. Testverfahren für SoCs müssen nicht nur den Fertigungstest von ICs ermöglichen, sondern auch den Selbsttest im Feld unterstützen. Benötigt werden für solche Probleme hierarchisch organisierte Verfahren für den Selbsttest, welche partiell in Hardware und in Software implementiert werden müssen. Derzeit bekannte Testverfahren sind vorwiegend entweder methodisch auf eine Abstraktionsebene des Schaltungsentwurfs ausgerichtet, vorrangig die Gatter-Ebene, oder propagieren einen nur Software-basierten Selbsttest als sogenanntes "Instruction Level DFI". Dagegen werden gemischt Hardware-/Software- basierte Verfahren, die auf SoCs mit mehreren Prozessoren sogar als übergeordneter Selbsttest organisierbar sind, bisher kaum verfolgt. Mit diesem Projekt soll deshalb versucht werden, hierarchisch orientierte Testverfahren zu entwickeln, die einerseits eine hohe Fehlerüberdeckung für statische und dynamische Fehler bieten und die andererseits in Kombination den Fertigungstest und den Selbsttest im Feld unterstützen können.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1148: Rekonfigurierbare Rechensysteme