Entwicklung von Methoden und Werkzeugen zur Minimierung von Rekonfigurationskosten

• Antragstellerin: Professorin Dr.-Ing. Renate Ruth Merker
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2003 bis 2010
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5408366

Auf Grund ihrer hohen Verarbeitungsleistung und der Möglichkeit der Adaption an verschiedene Problemstellungen sind dynamisch rekonfigurierbare FPGA-basierte Architekturen besonders gut für die Implementierung komplexer und rechenintensiver Anwendungen geeignet. Die Ausnutzung des Potentials von dynamisch rekonfigurierbaren Architekturen setzt einen systematischen Entwurfsprozess voraus. Die Arbeiten sollen einen Beitrag zur Synthese dynamisch rekonfigurierbarer Systeme auf FPGA-Plattformen leisten. Auf Grund zahlreicher Vorarbeiten zum Entwurf von Prozessorarrays werden sich die Untersuchungen zunächst auf Problemstellungen konzentrieren, die sich als Prozessorarrays, d.h. durch ein Modell für feinkörniges paralleles Rechnen, darstellen lassen. FPGA-Plattformen bieten auf Grund ihrer hohen Regularität ein besonders gutes Implementierungsmedium für dieses Modell. In dem beantragten Thema soll das Zusammenspiel von Hardware-Software-Partitionierung einer Anwendung mit der Zerlegung der Anwendung in statische und dynamische Konfigurationen untersucht werden. Das Ziel besteht in der Erzeugung optimaler Lösungen für dynamisch rekonfigurierbare Systeme. Als Entwurfskriterien sollen neben Fläche, Durchsatz und Latenz auch die Rekonfigurationskosten und der Energieverbrauch betrachtet werden.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1148: Rekonfigurierbare Rechensysteme