Detailseite
Projekt
Entwurf von Algorithmen und Architekturen für verlustleistungsarme Signalverarbeitung
Antragsteller
Professor Dr.-Ing. Jürgen Götze
Fachliche Zuordnung
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung
Förderung von 1999 bis 2003
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5173733
Das Forschungsvorhaben hat zum Ziel, Algorithmen und Architekturen zu entwerfen, die eine verlustleistungsarme Implementierung zulassen. Dazu soll ein Black-Box Modell zur Abschätzung des Leistungsverbrauchs von Algorithmen entworfen werden. Zur Definition und Verfeinerung der Black-Boxes dienen die Werkzeuge des Entwurfs paralleler Algorithmen, die neben ihrer unmittelbaren Bedeutung für die Verlustleistungsreduktion einen Einblick in die inneren Strukturen und Operationen eines Algorithmus' liefern und diese anschaulich aufbereiten. Inkrementelle Verfeinerungsstrukturen werden in die Algorithmen eingebracht, um neue verlustleistungsarme Algorithmen/Architekturen zu entwerfen. Diese inkrementellen Verfeinerungsstrukturen erlauben es, auf allen Ebenen eines Algorithmus' Modifikationen vorzunehmen, um effiziente verlustleistungsarme Implementierungen zu erhalten. In einem Forschungsverbund "Robustheit von Low-Power Schaltungen" mit Herrn Prof. Goser, Herrn Prof. Pfleiderer und Frau Prof. Schmitt-Landsiedel, soll das Zusammenwirken von Prozessschwankungen und Entwurfsmethoden auf Algorithmen- und Architekturebene zur Herstellung verlustleistungsarmer Schaltungen untersucht werden.
DFG-Verfahren
Schwerpunktprogramme
