Project Details
Projekt
NIC-Level Co-Processors for Resilient Coded Networking and Computation
Subject Area
Security and Dependability, Operating-, Communication- and Distributed Systems
Electronic Semiconductors, Components and Circuits, Integrated Systems, Sensor Technology, Theoretical Electrical Engineering
Electronic Semiconductors, Components and Circuits, Integrated Systems, Sensor Technology, Theoretical Electrical Engineering
Term
since 2022
Project identifier
Deutsche Forschungsgemeinschaft (DFG) - Project number 503359370
Digitale Fabriken sowie die vernetzte IT-Infrastruktur an Bord (autonomer) Fahrzeuge sind Beispiele für eine wachsende Zahl von cyber-physikalischen vernetzten Systemen, bei denen Ausfälle große materielle Schäden verursachen und auch Menschenleben gefährden können. Resiliente Kommunikation und Verarbeitung unter strengen Zeitanforderungen spielen eine zentrale Rolle für die nächste Generation vernetzter Rechnerarchitekturen. Anforderungen beinhalten Datenraten von mehreren Gbit/s sowie die Unterstützung unterschiedlicher Kritikalitäts- und Sicherheitsprofile. Konventionelles Ethernet bietet zwar hohe Datenübertragungsraten, ist aber nicht dafür ausgelegt, die Dienstqualität und Ausfallsicherheit zu bieten, die für solch anspruchsvolle Anwendungsbereiche erforderlich sind. Für Ethernet-basierte zeitkritische und zuverlässige Dienste befinden sich deshalb TSN-Standards (Time-Sensitive Networking) in der Entwicklung. Eine standardisierte Lösung für Resilient Ethernet wird durch den IEEE-Standard "802.1CB-Frame Replication and Elimination for Reliability" (FRER) bereitgestellt. Dabei werden Ethernet-Frames dupliziert, was einen erheblichen Overhead zur Folge hat. Im Projekt HyperNIC wollen wir Mechanismen und Plattformen erforschen, die auf effiziente und flexible Weise resiliente Kommunikation und resiliente Verarbeitung unterstützen. Ziel des Projekts ist es, eine neue Klasse von Netzwerkkarten mit Verarbeitungsfunktionen zu entwickeln, die Mechanismen für Network Coding, Wiederholungen codierter Pakete mit geringer Latenz und fehlertolerante Algorithmen unterstützen. Ein entscheidender Aspekt für die Bereitstellung resilienter echtzeitfähiger Dienste ist die Verfügbarkeit von Fehlertoleranzmechanismen und einer hohen Paketverarbeitungsleistung am richtigen Ort der Rechnerarchitektur, um eine Überlastung von Netz- und Hostkomponenten zu vermeiden. Hardware-Offloading durch Koprozessoren auf Ebene der Netzwerkkarte erlaubt fehlertolerante Berechnungen mit niedriger Latenz sowie die Einsparung knapper und teurer CPU-Ressourcen. Im Projekt werden innovative Resilience-Mechanismen entwickelt, modelliert, implementiert und schließlich anhand von Messungen in der Praxis bewertet. HyperNIC ist eine geplante Zusammenarbeit zwischen der Forschungsgruppe von Prof. Carle, die langjährige Erfahrung bei der Untersuchung und Modellierung von hochleistungsfähigen Software-Paketverarbeitungssystemen hat, und der Forschungsgruppe von Prof. Herkersdorf, die sich auf den Entwurf, die Implementierung und die Analyse von hochleistungsfähigen Koprozessoren konzentriert. Mit der gemeinsamen Expertise beider Forschungsgruppen, die bereits über mehrjährige Erfahrungen in der Zusammenarbeit verfügen, soll eine neuartige Integration von Hardwarebeschleunigung und resilientem Software-Stack erreicht werden. Mit dem vorliegenden Projekt werden insbesondere die Ziele des SPP Resilient Worlds "Resilience meets silicon" sowie "Resilience meets communication" adressiert.bounds.
DFG Programme
Priority Programmes
