Rekonfigurierbare Plattform mit Schutzmechanismen gegen Angreifer mit physischem Zugang (SAUBER)

• Antragsteller: Professor Dr. Amir Moradi; Professor Mehdi B. Tahoori, Ph.D.
• Fachliche Zuordnung: Sicherheit und Verlässlichkeit, Betriebs-, Kommunikations- und verteilte Systeme ; Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung seit 2020
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 435264177

Mit zunehmender Digitalisierung, durch die viele Aspekte des Alltags alleinig mittels Informationstechnologie abgewickelt werden, haben Sicherheitsbedenken einen größeren Stellenwert als je zuvor. Während sich die Sicherheit von Software stetig erhöht, werden Hardwareangriffe immer leichter zu realisieren, somit wird Hardware zur Achilles Ferse der Systemsicherheit. In modernen, komplexen System-on-a-Chips (SoCs) spielt rekonfigurierbare Hardware, in der Form von Field Programmable Gate Arrays (FPGAs), eine wichtige Rolle, da sie eine verkürzte Produktentwicklungszeit, mehr Flexibilitätund nachträgliche Updates ermöglicht. FPGAs sind vielversprechende Bausteine für viele sichere Plattformen, da sie Sicherheitsupdates der Hardwarekonfiguration und Systemeigenschaften zulassen, wie sie sonst nur in Software möglich ist. Trotz der erfolgsversprechenden Eigenschaften von FPGAs für sicherheitskritische Anwendungen, gibt es viele Sicherheitsaspekte, die bei der Verwendung eines FPGAs beachtet werden müssen, da kommerziell verfügbare FPGAs nicht für sicherheitskritische Anwendungen konzipiert wurden. Zu den Herausforderungen bekannte Gegenmaßnahmen gegen Angreifer mit physischem Zugang auf FPGAs anzuwenden gehören die große Fläche, der geringe Durchsatz, die hohe Leistungsaufnahme, der hohe Energieverbrauch und die hohe Latenz des resultierenden Designs. Die Implementierung und die Anpassung solcher Gegenmaßnahmen auf den FPGA geschieht ad-hoc, d.h. für jeden einzelnen kryptographischen Algorithmus und für jede Architektur müssen die Gegenmaßnahmen angepasst werden.Das Hauptziel dieses Projektes ist der Entwurf einer sicheren, rekonfigurierbaren Plattform (SAUBER), welche verschiedenen Bedrohungen durch Angriffe mit physischem Zugang widerstehen kann. Sie soll dem SoC alsTrustcenter dienen, um kryptographische Algorithmen und sicherheitskritische Funktionen zu implementieren. Die neue Plattform würde einen starken Schutz gegenüber Seitenkanalangriffen, Fehlerinjektionsangriffen, temperaturbasierten Angriffen und Störangriffen auf die Stromversorgung bieten und gleichzeitig veränderbare Sicherheitsprimitive, z.B. PRNG ermöglichen, welche notwendig sind um algorithmische Gegenmaßnahme gegen Seitenkanalmessungen umzusetzen. Wir werden untersuchen wie aktuelle ASIC-basierte Gegenmaßnahmen, die den Signal-to-Noise-Ratio verringern, angepasst oder neu entwickelt werden können, sodass ihre Umsetzung in rekonfigurierbarer Hardware zu einem starken Schutz gegen Angriffe mit physischem Zugang führt. Wir werden eine sichere, rekonfigurierbare Plattform entwerfen und eine Toolchain für die sichere Anpassung auf Grundlage existierender Open Source FPGA Mapping Werkzeugen entwickeln, um die Anwendung des Nutzers vollautomatisch an die Zielplattform anzupassen und dabei Sicherheitsfunktionen in einer systematischen und automatischen Art und Weise einzubetten.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: Frankreich
• Kooperationspartner: Professor Dr. Jean-Luc Danger