Embedded and Cyber-Physical-Systems Design and Verification Lab
Zusammenfassung der Projektergebnisse
Eingebettete und Cyber-Physikalische Systeme (CPS) sind anwendungsspezifische Rechensysteme, die stark mit ihrer Umgebung interagieren. CPSs bestehen dabei neben dem Rechensystem (Cyber) auch aus anderen physikalischen Elementen, welche koordiniert mit dem Rechensystem interagieren und somit eine Gesamtfunktionalität realisieren. Das beantragte Großgerät wurde für den Entwurf und die Verifikation unterschiedlicher Systeme dieser Art eingesetzt. Konkret wurde es zur Modellierung, Prototypisierung (Hardware und virtuell) und Hardware-in-the-Loop-Simulation verwendet. Im Bereich der aktororientierten Synthese und Optimierung digitaler HW/SW-Systeme wurde das Großgerät als Zielsystem für die Hardware-Prototypen einer neuartigen Methode zur Hardwaresynthese eingesetzt. Hierbei wurde untersucht, inwieweit ein automatisches Clustering von Aktoren in Hardware insgesamt kleinere Systeme mit einem geringeren Energieverbrauch bei gleichzeitiger Beibehaltung des zeitlichen Verhaltens generieren kann. Ausgangspunkt waren dabei Systemverhaltensbeschreibungen, die auf kommunizierenden Aktoren beruhen. Aktoren werden durch Zustandsautomaten modelliert, die deren Kommunikationsverhalten beschreiben und Datentransformationen auslösen. Durch diese formale Beschreibung war es möglich, Hardware-Ressourcen über Aktorgrenzen hinweg gemeinsam zu nutzen. Somit konnte auf dem Großgerät ein neuartiger Ansatz im Bereich der Hardware-Synthese evaluiert werden. Weiterhin wurde das Großgerät zur funktionalen Verifikation von Mehrprozessor-Architekturen durch FPGA-Prototyping eingesetzt. Hierbei wurde ein neuartiger Ansatz, das sog. Stream Rewriting, als Methode zur dynamischen Task-Bindung und -Ablaufplanung entwickelt und untersucht. Die grundlegende Idee beim Stream Rewriting ist die Repräsentation des Programmzustands als linearer Datenstrom, der iterativ durch die Anwendungen von Regeln (dem Programm) umgeschrieben wird, bis ein Fixpunkt, das Ergebnis, erreicht ist. Das Umschreiben des Datenstroms kann dabei parallel auf nahezu beliebig vielen Prozessoren erfolgen, sofern jeder Prozessor nur einen lokalen, für ihn reservierten Bereich bearbeitet. Auf dem Großgerät konnten Mehrprozessor-Architekturen mit bis zu 512 Kernen realisiert und funktional verifiziert werden. Dabei wurden auch unterschiedliche Kommunikationsstrukturen prototypisiert und verifiziert. Im Bereich der CPS wurden Teile eines modernen Zugsicherungssystems modelliert. Konkret handelt es sich dabei um die Bremskurvenberechnung in der Geschwindigkeits- und Abstandsüberwachung des European Train Control Systems (ETCS). Ein anderes CPS, welches auf dem Großgerät umgesetzt und getestet wurde, ist ein Gestenerkennungssystem für einen MEMS-basierten Datenhandschuh. MEMS-Sensoren (Mikro-Elektronisch Mechanisches System), erlauben aufgrund der Integration von mechanischen Komponenten auf dem Chip extrem kleine Fertigungsgrößen. Ein mit mehreren Beschleunigungs- und Drehraten-Sensoren ausgestatteter Datenhandschuh konnte mittels Hardware-In-The-Loop-Simulation getestet und neue Gestenerkennungsalgorithmen direkt in das Gesamtsystem integriert werden. Die für das Großgerät notwendige Messtechnik ermöglichte weiterhin Forschungsarbeiten auf dem Gebiet der Koinzidenzdetektion. Aufgrund der benötigten sehr genauen zeitlichen Auflösung von Messungen auf FPGA-Schaltungen, spielten die Messgeräte für diese Forschungsarbeiten eine wichtige Rolle zur hochauflösenden Zeitmessung, der Kalibrierung asynchroner Zeitmessschaltungen sowie der Koinzidenzdetektion. Schließlich wurde das Großgerät erfolgreich für praktische Demonstrationen von Forschungsergebnissen für die Akquise von Industriegeförderten Projekten eingesetzt.
Projektbezogene Publikationen (Auswahl)
- Scheduling of Recursive and Dynamic Data-Flow Graphs using Stream Rewriting. In Proceedings of the International Symposium on Computer Architecture and High Performance Computing (SBAC-PADW), pp. 102-107, Paris, France, 2014
Lars Middendorf and Christian Haubelt
(Siehe online unter https://doi.org/10.1109/SBAC-PADW.2014.7) - System Level Synthesis of Many-Core Architectures using Parallel Stream Rewriting. In Proceedings of the ElectronicSystem Level Synthesis Conference (ESLsyn’14), San Francisco, USA, pp. 1-6, 2014
Lars Middendorf and Christian Haubelt
(Siehe online unter https://doi.org/10.1109/ESLsyn.2014.6850388) - Model-based Systems Engeneering with Matlab/Simulink in the Railway Sector. In Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, pp. 125-134, Chemnitz, Germany, March, 2015
A. Nitsch, B. Beichler, F. Golatowski, and C. Haubelt
- Platform-Independent Gigabit Communication for Low- Cost FPGAs. In Proceedings of the ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2015), pp. 265-265, Monterey, CA, USA, Februar 2015
Ralf Salomon, Ralf Joost, Matthias Hinkfoth
(Siehe online unter https://doi.org/10.1145/2684746.2689150) - Sensor-Based Online Hand Gesture Recognition on Multi-Core DSPs. In Proceedings of the Symposium on Signal Processing on Graphics Processing Units and Multicores, pp. 898-902, Orlando, Florida, December, 2015
F. Grützmacher, J.-P. Wolff, and C. Haubelt
(Siehe online unter https://doi.org/10.1109/GlobalSIP.2015.7418327) - "The trigger-time-event-system for Wendelstein 7-X: Overview and first operational experiences," 2016 IEEE- NPSS Real Time Conference (RT), Padua, 2016, pp. 1-5
J. Schacht, H. Laqua, I. Müller, J. Skodzik and H. Puttnies
(Siehe online unter https://doi.org/10.1109/RTC.2016.7543115) - PCDA – A Massively Parallel, Scalable, Precise, FPGA-based Coincidence Detector Array. In Proceedings of the 12th IEEE International Conference on Control & Automation (IEEE ICCA 2016), pp. 679-684, Kathmandu, Nepal, Juni 2016
Ralf Salomon, Ralf Joost
(Siehe online unter https://doi.org/10.1109/ICCA.2016.7505357) - Static Binding in Stream Rewriting for Heterogeneous Many-Core Architectures. In Proceedings of the International Symposium on Embedded Multicore/Many-core Systemson-Chip (MCSoC-16). Lyon, France, pp. 273-280, September 21-23, 2016
L. Middendorf and C. Haubelt
(Siehe online unter https://doi.org/10.1109/MCSoC.2016.26) - An Approach for Precise, Scalable, and Platform Independent Clock Synchronization. In Proceedings of the 14th Annual IEEE Consumer Communications & Networking Conference (CCNC), Las Vegas, NV, USA, Januar 2017
Henning Puttnies, Dirk Timmermann, Peter Danielis
(Siehe online unter https://doi.org/10.1109/CCNC.2017.7983152)
